上拉电（diàn）阻：
1、当（dāng）TTL电路驱动COMS电路时，如果TTL电（diàn）路（lù）输出（chū）的高（gāo）电平低于COMS电（diàn）路的最低高电平（一般为（wéi）3.5V），这时就需要在TTL的输（shū）出端接上拉电阻（zǔ），以提高输出高电平的（de）值。
2、OC门（mén）电（diàn）路必须加上拉电阻，才能使用。
3、为加（jiā）大输出（chū）引脚的（de）驱（qū）动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损（sǔn）坏（huài），不用的管脚不能悬空（kōng），一般（bān）接（jiē）上（shàng）拉电阻产生降低输入阻抗，提供（gòng）泄荷通路。
5、芯片的管（guǎn）脚加上拉（lā）电阻来提高（gāo）输出电平，从而提高芯片（piàn）输入（rù）信号的噪声容限（xiàn）增（zēng）强抗干（gàn）扰能力（lì）。
6、提高总线（xiàn）的（de）抗电磁（cí）干扰能（néng）力。管脚悬空就比较容易接受外（wài）界的电磁干扰。
7、长（zhǎng）线传输中电阻不匹配容易引起反射波干扰，加上下（xià）拉（lā）电阻（zǔ）是电阻匹配，有效的（de）抑制反（fǎn）射波干（gàn）扰。

上拉电阻阻（zǔ）值（zhí）的选择原（yuán）则包括:
1、从节约功（gōng）耗及芯片的灌（guàn）电流能力考虑（lǜ）应当足够（gòu）大；电（diàn）阻大，电流小。
2、从确保足够的驱（qū）动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可（kě）能边（biān）沿变平缓。综合（hé）考虑
以上三点,通（tōng）常在1k到（dào）10k之间（jiān）选（xuǎn）取。
对下拉电阻也有类似道理

对上（shàng）拉电阻和下拉电阻的选择应结合开（kāi）关管特性和下（xià）级电路（lù）的输入特性进行设定，主要需要考虑以下几（jǐ）个因素：
1．驱（qū）动能力与功（gōng）耗的平衡。以（yǐ）上拉电（diàn）阻为例，一般（bān）地说，上拉电阻越小，驱动能力越强，但（dàn）功耗（hào）越（yuè）大，设计是应注意两者之间的均衡。
2．下级（jí）电（diàn）路的驱（qū）动需求。同样以上（shàng）拉电阻（zǔ）为例，当输（shū）出高电平时，开（kāi）关管断开（kāi），上拉电阻应（yīng）适当选择以（yǐ）能够向下级电路（lù）提供（gòng）足（zú）够的电流。
3．高低（dī）电平（píng）的设定（dìng）。不同电路的高低电平的门槛（kǎn）电平会（huì）有（yǒu）不同，电阻应（yīng）适当设（shè）定（dìng）以确保能（néng）输（shū）出正确的电平。以上（shàng）拉电阻（zǔ）为例（lì），当输（shū）出低电（diàn）平时（shí），开（kāi）关管导通，上（shàng）拉电阻（zǔ）和开关管导通电阻分压值应确保在零电（diàn）平（píng）门槛之下（xià）。
4．频率特（tè）性。以上拉电（diàn）阻（zǔ）为例，上拉电阻（zǔ）和（hé）开关管（guǎn）漏源（yuán）级之间的电容（róng）和下级（jí）电路之间的输入电容会（huì）形成RC延迟，电阻（zǔ）越大，延迟越大。上拉电阻的设定应考虑电路在这方（fāng）面的（de）需求。

下拉电阻的设定的原则和上（shàng）拉电阻是一样的。OC门输（shū）出高电平（píng）时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出（chū）口驱动电流约500uA，标准（zhǔn）工作电压是5V，输（shū）入口的高低电平（píng）门限为0.8V(低于此值为低（dī）电平)；2V(高电平门限（xiàn）值（zhí）)。

选上拉电阻（zǔ）时（shí）：500uA x 8.4K= 4.2即（jí）选大于8.4K时输出端能下拉至0.8V以下，此为（wéi）最小阻值，再小（xiǎo）就拉不下来了。如果输（shū）出口驱动电（diàn）流较大，则阻值可减小（xiǎo），保证下拉时能低于0.8V即可。
当输出高电平时，忽略管子的漏电流，两输入口（kǒu）需200uA，200uA x15K=3V即上（shàng）拉电阻（zǔ）压降（jiàng）为3V，输出口可达到2V，此阻值为最大阻值，再（zài）大（dà）就拉不到（dào）2V了。选10K可用。COMS门的可参考（kǎo）74HC系列设计时管子的漏电流不可忽略，IO口（kǒu）实（shí）际电流在不同电平下（xià）也是不同的，上述仅仅（jǐn）是原理，一句（jù）话概括（kuò）为：输出高电平时（shí）要喂饱后（hòu）面的输入口，输（shū）出低电（diàn）平不要（yào）把输出口喂撑了（否则多（duō）余的电流喂给了级联的（de）输入口，高于（yú）低电平门限值就不可（kě）了）
在数（shù）字（zì）电路（lù）中（zhōng）不用（yòng）的（de）输入（rù）脚都要接（jiē）固定电平，通过（guò）1k电阻接高（gāo）电（diàn）平（píng）或接（jiē）地。

-------------------------------------------------

一（yī）. 电阻作（zuò）用：
接电组就是（shì）为了防止输入端悬空
减（jiǎn）弱外部电流（liú）对（duì）芯片（piàn）产生的（de）干（gàn）扰
保护cmos内的（de）保护二极管,一般电流不大于10mA
上拉和下拉（lā）、限（xiàn）流
1. 改变电（diàn）平的电位，常用在TTL-CMOS匹配
2. 在（zài）引脚（jiǎo）悬空时有确定的状态（tài）
3. 增（zēng）加高（gāo）电平输出时（shí）的驱动能力。
4、为OC门提供（gòng）电流
那要看输（shū）出（chū）口驱动的是（shì）什么器（qì）件，如果该（gāi）器件需要高电压的话，而（ér）输出口的输出电压又不够，就需（xū）要加上拉电阻。如果（guǒ）有上拉电阻那它（tā）的（de）端口在（zài）默认值为高电平你要控制（zhì）它（tā）必须用低电平才能控制如三态门电（diàn）路（lù）三极管的集电极，或二极管正极（jí）去控制把上（shàng）拉电（diàn）阻的电（diàn）流拉下来（lái）成为低电（diàn）平。反之，尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正（zhèng）确的电路状态,以免（miǎn）发生意外,比（bǐ）如,在电机控制中,逆变桥上下桥臂（bì）不能直通,如果它们都（dōu）用同一个单片（piàn）机来驱动,必须设置（zhì）初始状（zhuàng）态.防止直通!

二. 定义：
上拉就是将不确定的信号通过一（yī）个（gè）电阻嵌位在（zài）高电平！电（diàn）阻同时起（qǐ）限流作用（yòng）！下拉同理！
上拉是对器（qì）件注入电流，下拉是输出电（diàn）流弱强只是（shì）上拉电阻的阻值（zhí）不同，没有什么严格区分对于非集电（diàn）极（或漏极）开路输出（chū）型（xíng）电（diàn）路（lù）（如普通门电路（lù））提（tí）升电流和电压的能力是有（yǒu）限的，上拉电阻的功能主要（yào）是为集（jí）电极开路（lù）输出型电路输出电流通道。

三.为什么（me）要使用拉电阻：
一般作单键触发使用时（shí），如果IC本身（shēn）没（méi）有内接电（diàn）阻，为（wéi）了使单（dān）键维（wéi）持（chí）在不被触发的状态或是触发后回到原状态（tài），必须在（zài）IC外部（bù）另接一电阻。数字电路有三种状态：高电（diàn）平、低电平（píng）、和高阻状态（tài），有些（xiē）应（yīng）用场合（hé）不（bú）希（xī）望出现高阻状态，可以通过上拉（lā）电阻（zǔ）或下（xià）拉电阻的方式（shì）使处于（yú）稳定状态，具体视（shì）设计要求（qiú）而定（dìng）！一般说（shuō）的是I/O端口，有的可以设置，有（yǒu）的不可以设置，有的是内置，有的是需要外接，I/O端口的（de）输出类似与一（yī）个三极管的C，当C接（jiē）通过一（yī）个电阻和电源连接在一起的时候，该（gāi）电阻成为上C拉电阻，也就是（shì）说，如果（guǒ）该端口正常时为（wéi）高电平，C通过一个电（diàn）阻和地连（lián）接在一起的（de）时候（hòu），该电阻称为下拉电（diàn）阻，使该端口平时为（wéi）低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态（tài）时，他的常态就为高电平，用于检测低（dī）电平的（de）输入。上拉电阻是用来（lái）解决总线驱动能力（lì）不（bú）足时（shí）提供电流的（de）。一般说法是（shì）拉电流（liú），下拉电（diàn）阻是（shì）用来吸收电流的，也（yě）就是灌（guàn）电（diàn）流。
上拉就（jiù）是将（jiāng）不确定的信号（hào）通过一（yī）个电阻嵌位在高电（diàn）平（píng）！电阻同时起（qǐ）限流作用！下（xià）拉同理！

　　上拉是（shì）对器件（jiàn）注入电流，下拉是输出电流；弱强（qiáng）只是上拉电阻的阻值不（bú）同，没有什么严格（gé）区分；对（duì）于非集电极（或漏极（jí））开（kāi）路（lù）输出型电路（如普通门（mén）电路）提升电流和电压的能力是有限的，上拉（lā）电阻的功能主要是为集电极开路输出型电路输出电流通道。

　　 上下拉（lā）电阻：
　　 1、当TTL电路驱动COMS电路时，如果TTL电路（lù）输出（chū）的高电平低于COMS电路的（de）最低高电（diàn）平（一般为3.5V）， 这时就需要在（zài）TTL的输出端接上拉电阻，以提（tí）高（gāo）输出高电平的值。
     2、OC门电路必须加（jiā）上拉电（diàn）阻，以提高输出的高电平值。
　　 3、为加大（dà）输出引脚的驱动能力（lì），有的单片机管脚上也常使用（yòng）上拉电阻。
　　 4、在CMOS芯片上，为了防（fáng）止静电造成损坏，不（bú）用的管脚不能悬（xuán）空，一（yī）般接上拉电阻产（chǎn）生降低输入阻抗， 提供泄荷通路。
　　 5、芯片（piàn）的管（guǎn）脚加（jiā）上拉电阻来（lái）提（tí）高（gāo）输出电平，从而提高芯片（piàn）输入（rù）信号的噪声容（róng）限增强抗干扰能力（lì）。
　　 6、提（tí）高总线的抗电（diàn）磁（cí）干扰能力。管脚悬（xuán）空就比（bǐ）较容易接（jiē）受外（wài）界的电磁干扰。
　　 7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻（zǔ）是电阻匹配（pèi），有效的抑制反射波干扰。

　　 上拉（lā）电阻：就是从电源高电（diàn）平引（yǐn）出（chū）的电阻接到输出
　　 1，如果电平用OC(集电极开路（lù），TTL)或OD(漏极开路，COMS)输出，那么不用上（shàng）拉电（diàn）阻是（shì）不（bú）能工作（zuò）的， 这个很容易理解（jiě），管子没有电源就不能输出高电（diàn）平（píng）了。
　　 2，如果输出电流（liú）比较（jiào）大，输出的电平就（jiù）会降低（电路中已经有了一（yī）个上拉电阻，但是电阻（zǔ）太大（dà），压降太高），就（jiù）可以用上拉电（diàn）阻提供电（diàn）流分量（liàng）， 把电平“拉高”。（就是并一个电阻在IC内（nèi）部的上（shàng）拉（lā）电（diàn）阻（zǔ）上， 让（ràng）它的压降小一点）。当然管子按需（xū）要（yào）该（gāi）工作在线性范围的（de）上拉（lā）电阻（zǔ）不能（néng）太小（xiǎo）。当然也会用这个方式来实现门电路电平的匹配。

  注意事项

  需（xū）要注意的是，上（shàng）拉（lā）电阻太大会引起（qǐ）输出电（diàn）平的延迟。（RC延时（shí））
　一般CMOS门（mén）电路（lù）输出不能给它（tā）悬空，都是（shì）接（jiē）上拉电阻设定成高电（diàn）平。
　下（xià）拉电阻：和（hé）上拉电阻的原（yuán）理差不多（duō）， 只是拉（lā）到（dào）GND去而已。 那样电（diàn）平（píng）就会被拉低。 下拉电（diàn）阻（zǔ）一（yī）般（bān）用于设定低（dī）电平或者是阻抗匹配（pèi）(抗回（huí）波干扰)。
　上拉电（diàn）阻阻值的（de）选择原则包（bāo）括:
　1、从节约功耗及芯（xīn）片的灌电（diàn）流能力考虑应当足够大；电阻大，电流小。
　2、从确（què）保足够（gòu）的（de）驱动电（diàn）流考虑应当足够（gòu）小；电（diàn）阻小，电流（liú）大。
　3、对（duì）于高速电路，过大的上拉电（diàn）阻可（kě）能边沿（yán）变平缓。综合考虑
以上三（sān）点,通常在1k到10k之间选取（qǔ）。对下（xià）拉电（diàn）阻（zǔ）也有类似道理

拉电流输出和灌电流输出

在使（shǐ）用数字集成电路时，拉电流输出和灌电流输出是（shì）一个（gè）很重要的（de）概念，例如在使（shǐ）用反向器作输出显示时，图1是拉（lā）电（diàn）流，即当输出端为高（gāo）电平时才符合发光二（èr）极（jí）管正向连接的要求（qiú），但这种拉电流输出（chū）对于反向器（qì）只能输出零点几毫（háo）安的电流用这（zhè）种方法想驱动二极管发光是（shì）不合理的（de）（因发（fā）光（guāng）二极管（guǎn）正（zhèng）常工作（zuò）电流为（wéi）5~10mA)。

灌电（diàn）流（liú）输（shū）出，即（jí）当反向器输出端为低电平时，发光二极管处于（yú）正向连接情况，在这种情（qíng）况下，反向器一（yī）般能输出5~10mA的电流，足以使发光二（èr）极管发光，所（suǒ）以这种灌电（diàn）流（liú）输出作为驱动发光二极管的电路（lù）是（shì）比较（jiào）合理（lǐ）的。因为发（fā）光二极（jí）管发光时，电流（liú）是由电源+5V通过限流电阻R、发光二极管流入（rù）反向器输出端，好像往反向器里灌电（diàn）流一样，因此习惯上称它为（wéi）“灌电流”输出。

-------------------------------------------------

在数字电路中我们经常（cháng）可（kě）以看到上、下拉电阻。
一、定义：
1、上拉就是将不确（què）定的（de）信号通过一个电阻嵌位在高电（diàn）平！电（diàn）阻同时（shí）起限流作（zuò）用！下拉同（tóng）理（lǐ）！
2、上（shàng）拉是对器件注入电流，下拉是输出（chū）电流
3、弱强只是上拉（lā）电阻的阻值不（bú）同，没（méi）有什么严格区分
4、对于非集电极（或漏极）开路输出型电路（lù）（如普通门电（diàn）路）提升电流和（hé）电压的能力是有限的，上拉（lā）电阻的（de）功能主（zhǔ）要是为集电极（jí）开路输出（chū）型电路输出电流通道。

二、拉电阻（zǔ）作用：
1、一般作单（dān）键触发使（shǐ）用时（shí），如果IC本身没有内接电阻，为了使单键（jiàn）维持在不（bú）被触发的（de）状态或（huò）是触发后回到原状态，必须在（zài）IC外部另接一电阻（zǔ）。
2、数字电路有三种状态：高电平、低电平、和高阻状（zhuàng）态，有些（xiē）应用（yòng）场合（hé）不希（xī）望出现高阻状（zhuàng）态，可以（yǐ）通过上拉（lā）电阻或（huò）下拉电阻的（de）方式使处于稳定状态，具体视设（shè）计要（yào）求（qiú）而定！
3、一（yī）般说的是I/O端口（kǒu），有的可以设（shè）置，有的不可以（yǐ）设置，有的是（shì）内置，有的是需（xū）要外接，I/O端口的输出（chū）类似与一个（gè）三（sān）极管（guǎn）的C，当（dāng）C接通过一个电阻（zǔ）和电源连接在一起的时候，该电（diàn）阻成为（wéi）上（shàng）C拉电（diàn）阻，也（yě）就（jiù）是（shì）说，如果该（gāi）端口（kǒu）正常时为（wéi）高电平，C通过一（yī）个电阻和地连接（jiē）在一起（qǐ）的时候，该电阻称为下拉电阻（zǔ），使该端口平时为低电平，作用（yòng）吗：比如：当一个接有上拉电（diàn）阻的端口设为输如（rú）状态（tài）时，他的常（cháng）态就为高（gāo）电平，用于检测低（dī）电（diàn）平的输入。
4、上拉电阻是用来解决总线驱动能力不足时提供（gòng）电流的（de）。一般说法是拉电流，下拉（lā）电阻是（shì）用来吸收电流的（de），也就是我们通（tōng）常所（suǒ）说的（de）灌电流
5、接电组就是为了（le）防止输（shū）入端悬空（kōng）
6、减弱外部（bù）电（diàn）流对芯（xīn）片产生的干扰
7、保护cmos内的保护二极管,一（yī）般电流不大（dà）于10mA
8、通过上拉或下（xià）拉来增加或减（jiǎn）小驱动电流
9、改（gǎi）变（biàn）电平的电位，常（cháng）用在TTL-CMOS匹配
10、在引脚（jiǎo）悬空时有确定的状态
11、增加高电平输出时的（de）驱动能力。
12、为（wéi）OC门（mén）提供电（diàn）流

三（sān）、上拉电阻应用原则：
1、当TTL电路（lù）驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高（gāo）电平（一般为3.5V），这时就需要在TTL的输出端接上拉（lā）电阻，以提高输出高（gāo）电平的值。
2、OC门电路必须加上（shàng）拉电阻，才能使用。
3、为（wéi）加大输出引脚（jiǎo）的驱动（dòng）能力，有的单片机（jī）管脚上也常使用上拉电阻。
4、在COMS芯片上，为了（le）防止静电造成（chéng）损坏，不用的管脚（jiǎo）不能悬空，一般接上拉电（diàn）阻产生降低输入阻（zǔ）抗，提供泄（xiè）荷通路。
5、芯片的（de）管脚加上拉电阻来提（tí）高输（shū）出电平（píng），从而提高芯片输入信号（hào）的噪（zào）声容限增强抗（kàng）干扰能力（lì）。
6、提高总（zǒng）线（xiàn）的抗（kàng）电磁干扰能（néng）力（lì）。管脚悬空就比较容易接（jiē）受外（wài）界的电磁干扰。
7、长线（xiàn）传（chuán）输中电阻不匹配容易引（yǐn）起（qǐ）反射波干扰，加上下拉（lā）电阻是电阻匹（pǐ）配，有（yǒu）效的抑制（zhì）反射（shè）波干扰。
8、在数（shù）字电（diàn）路中不用的输入脚都（dōu）要（yào）接固定电（diàn）平，通过1k电阻接高电平或接（jiē）地。

四（sì）、上拉（lā）电阻阻值选择原则:
1、从节约功耗及芯（xīn）片的灌电（diàn）流（liú）能力（lì）考虑应当足够大；电阻大，电流小。
2、从（cóng）确保足够的驱动电流考虑应当足够小；电阻（zǔ）小，电流大。
3、对于高速电路，过大的（de）上拉电阻可能边沿变平缓。综合考虑以上三点,通常在1k到10k之间选取。
对（duì）下拉电阻（zǔ）也有类似道理对上拉电阻和下拉电阻的选择应结合开关管（guǎn）特性（xìng）和下级电路（lù）的输（shū）入特（tè）性进行设定（dìng），主要需要考虑以下（xià）几（jǐ）个因素（sù）：
1．驱动能力与功耗（hào）的平衡。以上拉电（diàn）阻为例，一般地说（shuō），上拉电阻越小，驱动能力越强，但功耗越大（dà），设计是应注意两者之间的均衡。
2．下级电（diàn）路的驱动需（xū）求（qiú）。同样以上拉电（diàn）阻为（wéi）例，当输（shū）出高（gāo）电平时，开关管断开，上拉电（diàn）阻应适当选择以能够向下级电路提供足（zú）够的电流。
3．高低（dī）电平的设定。不同电路的（de）高低电平的（de）门槛（kǎn）电平会有不同（tóng），电阻应适当设定以（yǐ）确保（bǎo）能输出正（zhèng）确的（de）电平（píng）。以上拉电阻为（wéi）例，当输出低电平时（shí），开关管导通，上拉电阻和开关管导通（tōng）电阻分压（yā）值应确保在零电平门槛之下。
4．频率特性。以上拉电阻为例，上拉电阻和开关管漏源级（jí）之间的电容和下级电路之间的（de）输入（rù）电容会形（xíng）成（chéng）RC延迟，电（diàn）阻越大，延迟越（yuè）大。上拉（lā）电阻（zǔ）的（de）设定应考虑电路在这方面（miàn）的（de）需求。
下（xià）拉电阻的设定的原则和上拉电阻是（shì）一样的。OC门输（shū）出高电平时是一个（gè）高阻态，其上拉（lā）电流（liú）要由上（shàng）拉电阻来（lái）提（tí）供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电（diàn）阻（zǔ）时：500uA x 8.4K= 4.2即（jí）选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动（dòng）电流较大，则阻（zǔ）值可减小，保（bǎo）证下拉时能低于0.8V即可（kě）。
当输（shū）出高（gāo）电平时，忽略管子的（de）漏电流，两输入口（kǒu）需200uA x15K=3V即上拉电阻（zǔ）压降为（wéi）3V，输出口可达到2V，此阻值为最大（dà）阻值（zhí），再大就拉不到2V了（le）。选10K可用。COMS门（mén）的可参考74HC系列设计时管子的漏电（diàn）流不（bú）可（kě）忽略，IO口实际（jì）电（diàn）流在不（bú）同电平下也是不同的，上述仅仅（jǐn）是原（yuán）理，一句（jù）话概（gài）括为：输出（chū）高电平时要喂（wèi）饱后（hòu）面的输入口，输出低（dī）电（diàn）平不要把（bǎ）输出口喂（wèi）撑了（否则（zé）多余的（de）电流喂给了级联的输入（rù）口（kǒu），高于低电平门限（xiàn）值就不可靠了）

此（cǐ）外（wài），还（hái）应注意以下（xià）几点：
A、要看（kàn）输出口驱动的是什么器（qì）件，如果（guǒ）该器件需要高电压（yā）的话（huà），而输出口的输出电压又不够，就需要加上拉电阻。
B、如果有上拉电阻那它（tā）的端口在默认值（zhí）为高电平你要控制它必须用低电平才能控制如三态（tài）门电路三极管的集电极，或二极管正极去控制（zhì）把上拉电阻的电流（liú）拉下（xià）来成为低电平。反之，
C、尤（yóu）其用（yòng）在接口电路中,为了得到确定的电平,一般采用这种方法,以保证（zhèng）正确的电（diàn）路状态,以免发生意（yì）外,比如,在电（diàn）机控制（zhì）中（zhōng）,逆变桥（qiáo）上下桥臂（bì）不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!